Методи вдосконалення тестування цифрових систем

В.С. Кардашук; К.Я. Бортник; Н.В. Багнюк

doi:10.36910/6775-2524-0560-2023-51-06

В.С. Кардашук https://orcid.org/0000-0002-7940-6753
К.Я. Бортник https://orcid.org/0000-0001-5282-099X
Н.В. Багнюк https://orcid.org/0000-0002-7120-5455

DOI: https://doi.org/10.36910/6775-2524-0560-2023-51-06

Ключові слова: SiP, SoC, дефекти, тестування, цифрові системи, синтез, таблиця істинності

Анотація

Розглянуті дослідження в напрямку технології Design & Test, дедуктивно-паралельне моделювання несправності цифрових систем, проведена класифікація існуючих рішень вдосконалення тестування цифрових систем, запропонована узагальнена модель дедуктивно-паралельного аналізу цифрових систем, представлена внутрішня модель та структура даних для аналізу цифрового пристрою, запропонований дедуктивний аналіз дефектів, розглянутий синтез дедуктивної функції за допомогою таблиці істинності

Посилання

1. Ziad Noun. Wireless Approach for SIP and SOC Testing. Micro and nanotechnologies/Microelectronics. Université Montpellier II - Sciences et Techniques du Languedoc. English.
2. Литвинова Е.И. Технологии встроенного тестирования system-in-package.
3. Каравай М.Ф. Алгоритм построения проверяющего теста для кратных неиспраностей по структуре комбинационного устройства.
4. Олиховский С. Й., Белова М. М., Кочелаб Е. В. Кинетика образования и роста микродефектов в кристаллах. URL: https://www.researchgate.net/../Kinetics-of-nucleation-and-growth-of-microdefects-in-crystals-in-Russian.pdf (Дата звернення 15.05.2023).
5. Appello D., Bernardi P., Grosso M., Reorda M.S. System-in-package testing: problems and solutions // IEEE Design & Test of Computers. Vol. 23, Issue 3. May-June, 2021. Р. 203 – 211.