Комплексна методика оптимізації програмного коду VHDL при проектуванні програмованої інтегральної схеми

Анотація

Проведено аналіз підходів, що використовуються при оптимізації інформаційної системи на основі програмованої інтегральної схеми, що описується програмними алгоритмами, розробленими з застосуванням засобів мови опису апаратури VHDL. Основні принципи оптимізації визначались через представлення логіки проекту та функціонального моделювання програмованої інтегральної схеми у відповідності до декларованого функціоналу та умов експлуатації. Перехід від високорівневого до низькорівневого представлення при проектуванні логічних блоків програмованої інтегральної схеми, що проводиться на етапі компіляції, дозволяє визначити кількість логічних елементів, а отже завдяки функціональному моделюванню оцінюється архітектура схеми та формуються методичні рекомендації. Застосування комплексної методики оптимізації на основі проведеного аналізу надає можливість збільшити швидкодію виконання поставленої задачі з застосування розробленої програмованої інтегральної схеми, уникнути ризики надмірного генерування логіки, спростити арифметичні операції та логічні вирази, видалити блоки програмного коду, що не виконуються внаслідок модифікації проекту, застосувати засоби паралелізація процесів, а також виконати структурування блоків програмного коду з метою зменшення ризику появи помилок при його компіляції. Наведений у рамках дослідження інструментарій включав у себе введення у програмний код додаткових змінних і констант, зменшення об’єму програмного коду у тілі циклу, видалення зайвих блоків програмного коду в умовних конструкціях, структурування арифметичних операцій та логічних виразів, а також належний поділ блоків програмного коду. Окрема задача полягає у оптимізації блоку арифметико-логічного пристрою програмованої інтегральної схеми, що надає можливість зменшити ресурсоємність, скоротити кількість логічних вентилів, зменшити ризик виникнення помилок за умови виникнення затримки при подачі сигналів операційного коду, а також налагодити спільне використання ресурсів для окремих складових логічних блоків. Розроблена методика, таким чином, стала основою для формування цілісного набору підходів по формуванню логічної схеми через оптимізацію програмного коду VHDL  у відповідності до вимог, поставлених при проектуванні програмованих інтегральних схем.